IPB

Bienvenue invité ( Connexion | Inscription )

 
Reply to this topicStart new topic
> [GUIDE]Les principaux timing et le role de la ram:
madyan
posté Jun 28 2004, 11:42
Message #1


Mini-moddeur
*

Groupe : Members
Messages : 9
Inscrit : 28-June 04
Membre no 642



Voila un petit article sur les 6 prinipaux timings, qui influent le plus sur les performances de votres pc et que vous pouvez modifier vous meme.
Ces paramètres peuvent être réglés automatiquement par le BIOS à partir d'une puce située sur la barette et contenant toutes ses spécifications : le SPD. C'est ce qui se passe lorsque les settings "auto" ou "by SPD" sont activées...

Cas Latency

RAS to CAS delay

RAS precharge time

TRAS

DRAM command rate

Write recovery




Le role de la ram:
La RAM ne sert qu'à stocker des données en vue de leur utilisation par le CPU.

La RAM ne classe pas les données par pages et paragraphes mais par colonnes et par lignes.

Les timings sont des "délais de sécurité" destinés à éviter les erreurs au cours d'une opération de lecture ou d'écriture... Ce sont des gaes de sécurité permettant de minimiser le plus possible d'eventuelles erreurs.

Chaque opération de lecture ou d'écriture possède un timing qui lui est propre.

Les Timings sont définis par rapport aux cycles d'horloges... c'est-à-dire : pour un FSB de 133 MHz, votre système effectue 133 millions de cycles par secondes, soit une durée de 7.5 nanosecondes pour un cycle... pour un FSB de 166 MHz on a 166 Millions de cycles par secondes donc un cycle d'une durée de 6 nanosecondes et 5 nanosecondes pour un FSB de 200 MHz et ainsi dessuite plus le fsb augmente.
Les timings tels qu'on les notes : 2-3-2-8-1, par exemple, correspondent à un certains nombre cycles d'horloge... ils sont donnés en général dans cet ordre.

[b][u][size=18]Les timings et leurs roles:


[u][size=18]Cas Latency:

c'est le temps minimum pour accéder à une colonne, pour la DDR il est en général de 2.5 cycles.(CAS 2.5)
L'abaisser à 2 cycles procure un gain de performances très sensible (réglage agressif) .


[u][size=18]RAS to CAS delay:

C'est le temps minimum pour accéder à une ligne, après avoir identifié la colonne. La valeur est en général de 3 cycles, mais on peut la fixer à 2 (timings agressifs).
afin de pouvoir augmenter le FSB (qui augmente systématiquement ET sensiblement les performances) on peut envisager de conserver un "CAS Latency" de 2 cycles et un "Active to CMD" de 3 cycles.
au contraire si on n'a pas accès au CAS 2 on peut tout de même tenter d'abaisser ce timing afin d'agmenter les perfs.

[u][size=18]RAS precharge time:


La RAM stocke les données dans des colonnes et des lignes qui sont situées dans les modules de mémoires (puces noires visibles sur la barettes) il faut donc des délais pour accéder aux colonnes et aux lignes mais aussi un délai pour accéder aux différents modules.
Ce timing correspond au temps séparant deux signaux d'accès à une ligne sur des modules différents.
La valeur est en général de 3 cycles et on peut comme précedement l'abaisser à 2.
c'est aussi un timing qui peut être maintenu à 3 cycle pour favoriser l'augmentation du FSB...ou abaissé si le CAS 2 reste inaccessible.

[u][size=18]TRAS:

Ce timing correspond au temps séparant deux signaux d'accès à une colonne sur des modules différents. La valeur par défaut peut être 6, 7 voire 8 cycles, elle peut varier d'une barette à l'autre. On peut abaisser cette valeur à 5 voire 4 cycles pour les barettes de qualité. Ce timing est rarement un facteur limitant par rapport à l'augmentation du FSB.

[u][size=18]DRAM command rate:

C'est le délai entre la reception d'une commande et sa réalisation, c'est donc, au même titre que le "CAS Latency" un temps d'accés du premier ordre, il est donc d'une grande importance.
La valeur par défaut peut être de 2 ou 3 cycles en fonction du BIOS et de la barette..
On peut essayer de la baisser à 1 cycle, ce qui provoque un gain de performances sensible...

[u][size=18]Write recovery:

c'est le délai d'attente pour que des données écrites puissent être lues. En général la valeur par défaut est 3 cycles. C'est un timing mineur.



Il faut donc au maximum abaissez les timings puis augmentez le FSB, mais lorsque que ça bloque, testez chaque timing séparement, car un timing peu tout bloquer.


voila si vous avez d'autres infos ou des remarques allez y wink.gif



[url=http://www.artiflo.eu.org/hebergement/evopc/forum/viewtopic.php?t=129] [b] la source:
Go to the top of the page
 
+Quote Post
Snoop
posté Jul 15 2004, 10:38
Message #2


J'apprends, j'apprends...
**

Groupe : Members
Messages : 35
Inscrit : 23-July 03
Lieu : Vichy Centre France
Membre no 112



Sympa ce guide.


--------------------
Abit N7f-S 2.0 | Amd Barton 2500+ 1.8ghz @ 2.4ghz | 2*256Corsair Pc 3200 Low Letency | Rad ThermalRight + Noiseblocker S4 | GeForce 4ti @Quadro 4 +o/c l Hdd 120Go ...
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 utilisateur(s) sur ce sujet (1 invité(s) et 0 utilisateur(s) anonyme(s))
0 membre(s) :

 



Version bas débit Nous sommes le : 21 August 2019 - 13:07